Vui lòng dùng định danh này để trích dẫn hoặc liên kết đến tài liệu này:
https://elib.vku.udn.vn/handle/123456789/6280| Nhan đề: | Research and Design of a Low-Power Systolic Array IP Core for Tensor Processing on ASIC Technology |
| Nhan đề khác: | Nghiên cứu và thiết kế lõi IP mảng song song công suất thấp cho xử lý tensor trên công nghệ ASIC |
| Tác giả: | Duong, Ngoc Phap Ly, Huu Loc |
| Từ khoá: | Design ASIC Technology |
| Năm xuất bản: | thá-2025 |
| Nhà xuất bản: | Vietnam-Korea University of Information and Communication Technology |
| Tùng thư/Số báo cáo: | KLTN;21CE029 |
| Mô tả: | Graduation thesis of Computer Engineering Technology; 2021 - 2025. |
| Định danh: | https://elib.vku.udn.vn/handle/123456789/6280 |
| Bộ sưu tập: | ĐH-Ngành Công nghệ kỹ thuật máy tính (Computer Engineering) |
Khi sử dụng các tài liệu trong Thư viện số phải tuân thủ Luật bản quyền.