Vui lòng dùng định danh này để trích dẫn hoặc liên kết đến tài liệu này:
https://elib.vku.udn.vn/handle/123456789/7000| Nhan đề: | Research and design of a Low-power systolic array IP core for Tensor processors |
| Nhan đề khác: | Nghiên cứu và thiết kế lõi IP mảng song song công suất thấp cho bộ xử lý tensor |
| Tác giả: | Nguyen, Nhat An Nguyen, Quang Dai |
| Từ khoá: | Low-power IP core Tensor |
| Năm xuất bản: | thá-2026 |
| Nhà xuất bản: | Vietnam-Korea University of Information and Communication Technology |
| Tùng thư/Số báo cáo: | KLTN;22CE.B003 |
| Mô tả: | Graduation Project of Computer Engineering Technology; 2022 - 2026. |
| Định danh: | https://elib.vku.udn.vn/handle/123456789/7000 |
| Bộ sưu tập: | ĐH-Ngành Công nghệ kỹ thuật máy tính (Computer Engineering) - Chuyên ngành Thiết kế vi mạch bán dẫn (Semiconductor IC Design) |
Khi sử dụng các tài liệu trong Thư viện số phải tuân thủ Luật bản quyền.